从quartus ii 10.1开始，altera推出了Qsys Beta版，而从11.0开始则正式推出了Qsys取代了sopc builder。
Qsys的特性
Qsys在成功的SOPC Builder基础上，实现了新的系统开发特性以及新的高性能互联，从而进一步提高了FPGA设计人员的效能。Qsys为FPGA设计人员提供的优势包括：
- 自动产生互联，提供即插即用Qsys编译知识产权(IP)内核，加快了开发过程。
- Altera及其IP合作伙伴提供很多Qsys编译IP内核，包括接口协议(例如，PCI Express®)、存储器(例如，DDR3)、处理器(例如，Nios® II处理器)，以及视频和图像处理宏功能(例如，去隔行器)等。
- 基于芯片网络(NoC)体系结构的高性能Qsys互联，更快的达到时序收敛。
- 与SOPC Builder相比，支持自动流水线的Qsys互联性能提高了两倍。
- 支持标准接口和分层，设计人员可以重新使用Qsys生成的系统作为另一Qsys系统的子系统，从而增强了设计重用。
- 自动产生测试台，适用于验证多种IP，支持使用读写操作进行片内调试，更迅速的完成验证。
第一章 简介
软件和硬件需求
概述
下载和安装设计例程
打开Tutorial文件
第二章 建立Qsys系统
建立数据码型发生器
建立新的具有时钟源的Qsys 系统
加入Pipeline Bridge
加入自定义码型发生器
加入PRBS（伪随机码）码型发生器
加入2和1的码流复用器
验证内存地址映射
连接复位信号和插入适配器
建立数据码型检测器
建立新的Qsys系统并设置时钟源
加入Pipeline Bridge
加入一分二的码流解复用器
加入自定义码型检测器
加入PRBS码型检测器
验证内存地址映射
连接复位信号
第三章 组合系统
第四章 验证硬件
第五章 仿真自定义组建
附录
第一章 简介
本教程将向你介绍quartus ii 软件集成的Qsys 系统。该教程向你介绍如何设计一个系统用各种测试码型来测试外部存储设备。本教程将指导你通过系统需求分析、硬件设计任务，以及评价系统性能、系统架构。完成后您将了解Qsys开发流程，你可以设计自己的系统。
1、软件和硬件需求
本教程需要如下软件:
■ Altera® Quartus II software version 11.0 或更新版本■ Nios® II EDS version 11.0 或更新版本
■ tt_qsys_design.zip，可以从altera网站下载
■ 目标板必须有Altera Arria®, Cyclone®, or Stratix® 系列 FPGA
■ FPGA必须至少包含12k逻辑单元（LEs）或者自适应查找表（ALUTs）
■ FPGA必须至少包含150kbit嵌入式存储器
■ 电路板必须有JTAG提供到主机的通信回路，以便用来监测内存测试进展
最新评论